spartan

    0热度

    1回答

    XILINX ISE将I/O标记设置为时钟

    我在Xilinx ISE IDE上并使用原理图编辑器。 （点击新窗口） 约束文件如下： NET "A" LOC = M18; NET "F" LOC = P15; NET "B" LOC = M16; NET "A" PULLUP; NET "B" PULLUP; NET "F" DRIVE = 8; 但是，当我想编译我的程序，有这样的错误： ERROR:Place:1108 -
    logic fpga xilinx xilinx-ise spartan 2015-07-19

    2热度

    2回答

    WPF面板 - 非标准堆栈

    我想做一些其他项目堆叠，但我没有想法有多简单。 这是正常的弯曲面板堆叠（从左上角到右顶部，然后不要有地方，那么下一个项目将在第一左上角自由位置堆叠）： 但是，我想要做的，从堆积右下角到右上角，如果没有到下一个项目的位置，那么我想要下一个项目将被堆积在第一个左下角的自由位置。 像这样： | X | X | XX | XX Propably这不能用做只WarpPanel我打开新的思路。 任何
    wpf xaml wpf-controls 2011-01-28

    0热度

    3回答

    如何隐藏并显示文本没有javascript

    如何隐藏和显示文本而不使用JavaScript？我知道使用JavaScript会容易得多，但在这种情况下，我不能。 我正在寻找这样的事情：http://www.pmob.co.uk/temp/hideandshow3-css.htm
    javascript hide show-hide 2011-05-11

    -2热度

    1回答

    如何为此编写代码？

    在Verilog HDL中描述了一个能够产生大约3Hz的时钟频率f 0的硬件。通过将此时钟连接到LED LD7来验证您的方法。 我尝试了很多，但无法获得正确的输出。 设备：-Basys2 Spartan3e
    verilog fpga xilinx spartan 2015-11-12

    1热度

    1回答

    Spartan-3E入门套件上的英特尔Strata闪存是什么？

    用例场景会是什么样子？我知道在用户手册中有很多关于这方面的信息，但我是初学者，不知道如何处理这些信息。感谢您的时间。
    flash intel fpga spartan 2015-04-30

    -1热度

    1回答

    Baysis2键盘端口总是高

    我正在尝试使用baysis2 FPGA和verilog创建密码系统，验证通过键盘输入的密码。我需要确保我的键盘正常工作，因为它似乎有点毛病。我被告知确保我的键盘发送数据到电路板的最好方法是检查当按下按钮时ps2d和ps2c是否高电平，这是有道理的。问题是，在测试中，即使键盘断开连接，我绑定ps2d和ps2c的两个LED始终逻辑高电平！这是verilog/Xilinx ISE的某些功能还是我的主板有
    keyboard verilog fpga xilinx-ise spartan 2015-11-23

    0热度

    1回答

    TinyMCE - 自定义插件使可视化编辑器在wordpress中变为空白

    我试图在wordpress中添加TinyMCE custom plugin，它使用<bdo>更改所选文本的方向。我注册插件在WordPress： /*Register Custom TinyMCE plugin*/ add_filter('mce_external_plugins', 'my_tinymce_plugins'); function my_tinymce_plugins() {
    wordpress tinymce 2014-12-13

    2热度

    1回答

    两个FPGA之间的SPI

    我正尝试使用SPI来通信两个FPGA（SPARTAN 3E入门工具包）。我的主要目的是使用板载ADC和DAC（一个套件的ADC和另一个套件的DAC）来实现语音传输系统，但现在，我正在使用电位计给ADC输入提供模拟值，并测量DAC输出。我测试了系统的ADC和DAC部分，这似乎可以正常工作。但是，当我加入了包间的SPI部分，我发现这些问题： 当我下载代码的包，他们不工作稳定。这个系统在很多次尝试中都用
    vhdl fpga spi spartan 2015-05-13

    -2热度

    1回答

    非逻辑门如何工作？

    据我所知，在计算机体系结构中如果有电，价值是1，否则为0.我得到的一切正确与它除了非门。我不是在问它是如何工作的，但我想知道如果输入为0时它是如何返回1的。如果我们不让电流流入输入端，它如何输出电？发电的门有什么特别的吗？
    boolean-logic electronics 2014-10-28

    0热度

    1回答

    确定FPGA上的时钟频率Spartan-6

    我正在学习如何使用VHDL编程FPGA，并想知道如何确定我的时钟输入的正确频率。 我已经使用了Sp605 Hardware User Guide，在时钟源连接表（第27页，如果您感兴趣的话）中的引脚K21被描述为“200 MHz OSC SYSCLK_P”。 我然后用下面的过程以尝试并从200 MHz时钟 prescaler : process(CLK) begin if rising
    vhdl clock fpga spartan 2015-11-02
最新问题