digital

    2热度

    2回答

    内容是不是在序言问题允许

    这是我签署一份XML public String signXML(String xmlDocument, boolean includeKeyInfo) { Security.addProvider(new BouncyCastleProvider()); try { // Parse the input XML DocumentBuilderFacto
    java xml parsing digital 2016-06-10

    0热度

    3回答

    在过程中分配信号与分配实际输出之间的区别

    因此，通过我自己的研究，我明白如果我们在过程中分配信号，它将在过程后更新。现在，如果我们直接分配一个输出值，那么在进程之后它也会被更新或者没有？ 我附上两个版本作为一个简单的例子来说明我的意思。 版本1： library IEEE; use IEEE.STD_LOGIC_1164.ALL; entity testing is port( clk : in std_logic;
    design process vhdl fpga digital 2017-02-20

    0热度

    1回答

    verilog，为什么这是非法的参考网

    我是新来的verilog，但我不明白为什么这是非法引用信号net（subcounter_of_counter）。我的意思是组合逻辑提前 谢谢:) wire [n-1:0] subcounter_of_counter; reg [n-1:0] mask,free; always @(*) begin //command or id or mask or free or subcounter_o
    verilog hdl digital digital-logic 2016-11-12

    1热度

    1回答

    数字生根功能

    我有一个简单的数字生根功能，我想要求不同的解决方案。这是我的第一个想法。你能帮我找到更快的功能吗？ private static int digitalRooting(int inputNumber) { int plurality = 0, digit = 0, temp = 0; while (true)
    c# digital 2017-02-21

    -2热度

    1回答

    数字安全如何与信息/网络/基础设施安全不同？

    我确实理解信息安全，基础设施安全/网络安全领域中考虑的要素/方面。但我不明白在数字安全下需要考虑的不同场景/案例/前景。 作为我研究的一部分，我发现大多数人都将数字安全与身份证或数字证书关联起来，这是我个人不认为的。它会属于网络安全。 我可以发现，大部分已知的安全问题仍在研究的信息/网络/基础设施安全领域解决。在这种情况下，数字安全应该解决什么问题？
    security mobile web-applications architecture digital 2016-09-26

    2热度

    1回答

    这是什么意思？表示等于1的输入数量的二进制数字？

    我想创建一个真值表，但我不明白那个短语的含义是什么？ “两个输出必须等于代表等于一的输入数量的二进制数”
    boolean-logic algebra digital 2016-11-20

    0热度

    2回答

    如何解决错误盐必须是8字节长

    我正在写一个程序来使用证书（pfx文件）签署pdf。对于少数证书，我会得到例外情况。 java.security.InvalidAlgorithmParameterException: Salt must be at least 8 bytes long 这发生在我执行下面的代码时。 Keystore ks = KeyStore.getInstance("pkcs12"); 我在行号得到在
    itext digital-signature keystore pfx digital 2016-10-08

    0热度

    1回答

    Verilog中的可合成FF，带有低电平有效复位

    我想综合FF正边沿时钟和低电平有效复位。我写了下面的Verilog代码： module dff_rstL (q,qn,clk,d, clearL); input clk,d, clearL ; output q,qn; reg q; always @(posedge clk or negedge clearL) //asynchronous reset begin if (
    verilog synthesis digital 2016-07-04

    0热度

    1回答

    Verilog CMOS或门错误

    cmd它显示我y = z如何解决它。什么是我的代码worng？ 我想得到a = 1 b = 1 y =什么？不是z。 见下图： 这是我的代码 module or2(input a, b, output y); nmos(wire1,a,b); pmos(wire1,0,b); pmos(y,a,b); endmodule module OR_tb();
    verilog digital 2016-12-01

    0热度

    3回答

    简化布尔代数（XOR）

    我知道如何第一和第二项转换为简化表达式的第一项，但我不知道如何休息转换。 通过简化，我可以在第五项，第三项和摆脱A_Bar，并得到= B * C_bar 它是如何，B * C_bar +第四学期=变成XOR（B， C） ？
    boolean digital 2016-05-17
最新问题