我想在VHDL中制作一个std_logic_vectors数组。该数组用于生成语句以生成桶形移位器。数组中的每个元素（数组，矢量）应该是可单独寻址的位。这是我的一些代码。 信号声明： type stage_t is array(4 downto 0) of std_logic_vector (15 downto 0);
signal stages: stage_t;
在架构： test_st
我有一个8位有符号变量A和一个3位值n。我想在总是声明中将运算符转移n次，但不起作用，输出为x。 reg signed [7:0] A = //something;
reg [2:0] n = 3'b//something
always @(A, n) begin
w = 8'b0;
w = A >> n;
那么，什么类型的变量移位算子需要？以及如何将n转换为该类型？
我使用两个3位地址寄存器和使用两个3to8解码器的3位寄存器的交叉栏创建一个64字节RAM。这里是VHDL代码： library ieee;
use ieee.std_logic_1164.all;
entity ram88 is
port(a : in std_logic_vector (2 downto 0);
s0: in std_logic;
s1:
我正试图在VHDL中实现一个32位乘法器的记录逻辑。此外，输入位矢量（x_in）被重新编码，它有一个额外的输入“1”。意图是当“一”是'1'输出应该是x_in否则如果“一”是'0'，它应该是两次x_in。如果“负”高，则输出必须反转。这是我的VHDL代码： library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigne