hdl

-1热度

1回答

如何初始化用作函数参数的类类型

我想要获得HDL到C++转换的句柄，并且遇到了一些障碍。 在Ubuntu上使用Verilator进行转换非常简单，但有一种数据类型让我很烦恼。 层次中的顶级代码是... #include <iostream> #include "VDorQ24Syms.h" #include "VDorQ24.h" using namespace std; // FUNCTIONS VDorQ24Sy

c++ ubuntu visual-c++ hdl verilator 2016-10-21

---

0热度

1回答

Verilog中的奇偶校验器

我试图编写一个代码来检查Verilog中的奇偶校验。 `timescale 1ns/1ps module ParityChecker( input [7:0] bitt, output reg ans ); integer count = 0; integer i = 0; initial begin count = 0; for(i=0; i<=7; i=

verilog hdl 2016-11-01

---

0热度

1回答

8位加法器不能正常工作

我正在写一个Verilog代码来构造一个使用8位全加器的8位加法器。该8位加法器应该为每个8位总线添加2个输入输入。下面是单独的全加器的代码： module FullAdder( input a_, input b_, input cin_, output sout_, output cout_ ); wire temp1, temp2, temp3; assign sout_ =

verilog hdl 2016-11-06

---

2热度

1回答

'＆'和'％'在操作符中的含义是什么 - ＆， - ％，+＆，+％在Chisel3中？

我正在试着用official web page给出的GCD示例来学习Chisel3。这个例子使用运算符 - ％，这是什么意思？ 这不是在Wiki 上解释。并且Cheatsheet将“减法”称为正常减法符号' - '。 那么简单减法' - '和减法百分比' - ％'之间有什么区别？ [编辑] 好的，我发现这些功能chisel3 code下定义： // TODO: refactor to share

scala hdl chisel 2016-11-08

---

1热度

2回答

`define macros的范围

这个问题是关于系统verilog宏的。 我有一个顶级模块，子模块和一个子子模块。子模块在顶层模块中实例化的子模块中实例化。 如果我定义子模块中的宏`define abc，将里面`ifndef abc编写的代码顶部模块/子子模块

verilog system-verilog hdl system-verilog-assertions 2016-11-08

---

0热度

1回答

verilog，为什么这是非法的参考网

我是新来的verilog，但我不明白为什么这是非法引用信号net（subcounter_of_counter）。我的意思是组合逻辑提前 谢谢:) wire [n-1:0] subcounter_of_counter; reg [n-1:0] mask,free; always @(*) begin //command or id or mask or free or subcounter_o

verilog hdl digital digital-logic 2016-11-12

---

1热度

1回答

Verilog中的非阻塞语句执行

我是verilog的新手，任何人都可以请我解释一下这些语句是如何执行的。 [email protected](posedge clock) begin A <= B^C; D <= E & F; G <= H | J; K <= G ? ~&{A,D} : ^{A,D} end 据我所知，右侧是第一次执行。因此，首先计算A，D，G，K的值。在计算K值时，根据G的值，执行第一个或第二个

verilog hdl rtl 2016-11-13

---

1热度

2回答

使用泛型类型来关闭数据路径中的逻辑（凿子）

我正在研究Z-Scale RISCV处理器，其中我已将新功能和逻辑实现到数据路径中。我想知道是否有一种简单的方法可以在不使用一堆if循环的情况下“关闭”代码的某些部分？我想让在Z-scale处理器的常规实现和扩展实现的处理器之间切换变得容易。 我已经实现的新逻辑并不取代数据路径的主要组件，而是扩展了功能。

scala generic-programming hdl riscv chisel 2016-11-17

---

0热度

2回答

用Verilog声明一个常量的数组

首先我想为我的无知道歉，这个问题可能对你们很多人来说都是愚蠢的。但是我是一个新手在Hw dev的域 我想把一个软件功能到我们使用的整数来计算某一数值数组的C代码硬件加速器... 如下所示 uint k[64] = { 0x428a2f98,0x71374491,0xb5c0fbcf,0xe9b5dba5,0x3956c25b,0x59f111f1,0x923f82a4,0xab1c5ed5,

verilog hdl 2016-11-17

---

0热度

1回答

如何更改代码。 16位CLA（carry-look.ahead加法器）verilog代码模拟

我为加法器 做了一个设计，但结果是错误的。 module CLA16(A, B, Ci, S, Co, PG1, GG1); input [15:0] A; input [15:0] B; input Ci; output [15:0] S; output Co; output PG1; output GG1; wire [3:0] GG; wire [3:0] PG; w

verilog hdl 2016-11-25

---