riscv

    7热度

    1回答

    型号\“可观察<{}> \”是不能分配给输入角2

    可观察是无法assigend，我的package.json文件保存 "angular2": "2.0.0-beta.17", "systemjs": "0.19.24", "es6-promise": "^3.0.2", "es6-shim": "^0.35.0", "reflect-metadata": "0.1.2", "rxjs": "5.0.0-beta.6", "zone.j
    angular rxjs 2016-05-01

    0热度

    1回答

    与risvv基准测试中vvadd和mt-vvadd的区别

    在riscv测试中，特别是基准测试。 vvadd和mt-vvadd测试有什么区别？两者都表示“这个基准测试会添加两个向量，并将结果写入第三个向量。输入数据（和参考数据）应该使用vvadd_gendata.pl perl脚本生成并转储到名为dataset.h的文件中。”
    riscv chisel 2017-08-05

    0热度

    1回答

    什么是RISC V基准测试套件中的mm基准测试

    我不确定在rocketchip架构中的mm基准计算是怎样的计算。在这个链接中包含becnhmark毫米。 https://github.com/riscv/riscv-tests/tree/130702297a010b4a2e7452bb48f0da88c0b30aa9/benchmarks
    riscv 2017-09-28

    2热度

    2回答

    RiscV ISS实现中的错误

    我正在开发一个RiscV ISS，并且当我运行验证套件时，出现add指令时出错。我明确了问题的这部分代码（执行作为注释模式的寄存器状态）： lui ra,0x80000 ;; ra = 0x80000000 lui sp,0xffff8 ;; sp = 0xffff8000 add t5,ra,sp ;; t5 = 0x17fff8000 lui t4,0xffff0 ;; t4 = 0x
    riscv 2017-06-21

    1热度

    1回答

    RISC-V ECALL PRIV字段的含义

    RISC-V的ECALL编码中的PRIV字段是什么意思？它是否应该编码调用ECALL的模式？
    riscv 2017-07-02

    1热度

    1回答

    GCC 7.1.1 RISCV编译（链接）失败，不兼容ABI

    我很难在windows 7-64bit平台上的RISCV最新GCC for RISCV上进行基本编译&链接。 工具安装：从https://github.com/gnu-mcu-eclipse/riscv-none-gcc/releases/ 平台得到7.1.1-2-20170912-2255：Windows 7中，64位，没有cygwin的 计划： #include <stdint.h> in
    gcc cross-compiling toolchain riscv 2017-10-13

    0热度

    1回答

    使用yocto将gdb包添加到riscv图像

    我是yocto的新手，试图使用local.conf中的IMAGE_INSTALL_append =“gdb”将gdb添加到生成的图像中。 我得到了以下错误： ERROR: Nothing RPROVIDES 'python-compilegdb' (but /home/osdev/riscv-poky/build/../meta-riscv/recipes-core/images/core-ima
    yocto riscv 2017-08-26

    2热度

    1回答

    如何合成火箭系统？

    我想让自己熟悉RISC-V ISA和火箭芯片。我已经设置了CONFIG=DefaultSmallConfig并使用make verilog命令在vsim目录中生成了Verilog代码。我有一些关于输出以及如何使用Design Compiler（DC）来合成系统的问题。 如何删除与调试相关的端口和电线？我只需要综合核心及其外围设备，而不是调试相关的模块/线路。 是顶级模块ExampleRocketS
    riscv 2017-08-28

    0热度

    2回答

    如何设计使用火箭芯片的Z-scale/Cortex M0类系统？

    我正在寻找一个像Z-scale或Cortex-M0这样的原始系统来开始一个研究项目。看起来Z-scale已过时，并且不符合最新的RISC-V规范。是否有可能在Rocket Chip中设计一个像Cortex-M0这样的系统，它具有非常原始的组件和小的占用空间（例如门数）？ 我试过Rocket Chip的DefaultSmallConfig，但看起来这个配置支持比较复杂的子系统，比如除法操作。为了设计
    riscv 2017-08-28

    0热度

    1回答

    Pulpino ModelSim问题vsim_auto_compile.so 32位Ubuntu

    嗨我在Ubuntu 16.04上安装了Modelsim 32bit版本。 我也安装了相关的32位库，它工作正常。 （其他项目的模拟工作正常） 但是，当我尝试在pulpino上运行helloworld时遇到此问题。 make helloworld // 100% fine make vcompile // 100% fine make helloworld.vsim // this gives
    ubuntu ubuntu-16.04 32-bit modelsim riscv 2017-08-28
最新问题