amba

0热度

2回答

AXI总线到Wishbone包装

请问谁能告诉我关于AXI总线及其信号。我也想知道关于AXI总线到wishbone总线包装以VHDL实现它。 我正在查看FPGA中寄存器的实现，然后从LINUX提供相应命令来驱动zedboard上的LED。 wishbone总线用于传输数据并与寄存器进行通信。

vhdl xilinx-ise amba 2014-11-20

---

0热度

1回答

访问ARM-Cortex-M4寄存器的JTAG指令

我有一个调试探针，允许我执行JTAG操作（指令和数据扫描）。有了这些，我想知道如何知道MCU所使用的SOC实现了由ARM CoreSight调试架构定义的JTAG调试端口。 我的猜测是它意味着通过调试端口，访问端口，AMBA AHB总线接口和来自ARM内核的IO端口进行事务处理。这些交易是如何根据IR和DR扫描进行的？我在哪里可以找到一个例子？

debugging arm cortex-m jtag amba 2016-02-19

---

0热度

1回答

使用定制外设扩展LEON SOC的示例，AMBA AHB slave

有没有人在这里用定制hw扩展了LEON3 softcore？我正在寻找一个基本的例子如何添加自定义外设到AMBA AHB总线

vhdl fpga system-on-chip amba 2011-01-09

---

-3热度

1回答

通过AXI总线定制IP

我有一个Xilinx Zybo板。我遵循指令here并在AXI总线上创建了一个自定义乘法器。网站上显示的乘数处理一个输入并生成一个输出。我怎样才能修改它，以便它可以像流水线一样处理流式输入。任何提示？

fpga xilinx amba 2015-10-19

---

2热度

1回答

什么是用AXI4Lite读写的最小时钟周期数

我想知道在AXI4Lite总线上做一个简单访问的最小时钟周期数是多少。 我认为这是4，但我不确定。

arm xilinx hdl bus amba 2017-05-03

---