zynq

    1热度

    1回答

    AXI IP合成过程中出现未知错误

    我正在尝试使用Xilinx Vivado中的IP打包工具创建一个带有AXI-Lite接口的协处理器，并将其用于我的数字系统工程类的Zynq SoC设计。协处理器是我们已经开发的GCD计算器，作为以前任务的一部分。我按照教师的指示从GCD计算器中创建IP，并且我们松散地遵循here的PDF中的教程4A创建AXI接口（显然修改了I/O声明以适应GCD计算器）。我有一个数据总线叫做'数据'，它运行在AX
    verilog vivado zynq 2016-04-18

    0热度

    1回答

    以确定性方式连接Zynq板

    我正在尝试使用Zynq-7010板为实时应用程序创建群集。其中一个将成为主人，它将控制八个客户端主板。主板还将收集客户的数据。我尝试使用100Mbit以太网连接来连接节点，但速度并不如我所需。另外，由于开关的不确定性行为，它不是确定性的。你能给我一些关于如何快速和确定性地连接它们的想法吗？
    networking cluster-computing real-time xilinx zynq 2016-03-04

    1热度

    2回答

    Linux内核文件配置使

    我有一个片，其运行在基于Ubuntu 12.0.4 LTS的linux（xillinux 1.3）硬件（microzed板）。我想将外设（TI wifi /蓝牙模块）连接到我的主板。为了检测设备并工作，我认为设备应该启用。在从启动文件夹，我的内核配置文件，我发现下面的选项： # Texas Instruments WL128x FM driver (ST based) # CONFIG_RAD
    bluetooth linux-kernel wifi ubuntu-12.04 zynq 2015-10-08

    1热度

    3回答

    需要帮助映射预先保留** **缓存上

    我有一个基于7000赛灵思ZYNQ板与在具有DMA能力的FPGA架构的外围（上赛灵思/ ARM的SoC（ZYNQ 7000）DMA缓冲区AXI总线）。我们开发了一个电路并在ARM内核上运行Linux。硬件填充后，我们遇到性能问题，从用户空间访问DMA缓冲区。 摘要： 在启动时我们已预先保留DRAM的部分用作大DMA缓冲区。我们显然使用错误的API来映射此缓冲区，因为它看起来没有缓存，并且访问速度很
    linux-kernel arm dma zynq soc 2016-01-19

    -2热度

    1回答

    将数据存储到zynq设备上的RAM中

    我目前在将我的Zynq的PS部分中生成的图像存储到我的电路板的DDR3中时存在一些问题，然后将该图像读入电路板的PL侧，在那里创建的VGA驱动程序可以 PS创建一个640x480图像，理想情况下我想存储在Dram中。 我到现在为止使用DMA来回传输数据，并以某种方式（不是存储所有像素）将其存储到我系统的块RAM中。但这不是一个理想的解决方案，我也知道太.. 所以我的问题是我如何访问我的zynq板的
    vhdl vivado zynq 2016-05-01

    0热度

    1回答

    用于FPGA逻辑GUI控制的实用方法是什么？

    我有一个Zynq开发板（Z7020），在硬件核心上运行Linux。我希望通过在硬件核心上运行的GUI界面来控制将编程到Zynq的FPGA部分的逻辑，并将其显示在连接的触摸显示屏上。 当我从GUI界面选择一个选项或启动/停止一个任务时，我只需要发送中断给FPGA？ 我该如何还可以返回任务从FPGA完成回到硬件核心还是可能有一些数据？
    user-interface fpga xilinx zynq 2016-03-16

    0热度

    2回答

    使用Zynq将数据写入SD卡

    我正在开发使用ZedBoard（具有Xilinx Zynq FPGA）的应用程序。该板将连接到多个SD卡。一个SD卡用于引导和编程FPGA（这里没有问题）。一旦完成，FPGA将不得不做一些数据处理，并使用SDIO协议将内容写入第二张SD卡。我还没有遇到任何有用的文档/教程等，显示如何直接使用VHDL逻辑或通过使用AXI4-DMA的PS将数据写入SD卡。另外，没有免费的Xilinx或第三方IP模块用
    vhdl fpga zynq 2015-10-20

    0热度

    1回答

    不同频率的LED计数器编程（0 - 15）

    我想用一个Zybo板上的4个LED指示计数从0到15的计数器。另外我希望板的4个按键对应不同的频率用于改变LED（0.5Hz，1Hz，2Hz，4Hz）。我已经实现了固定频率的简单计数器，但没有按钮频率改变的第二部分。 在模块设计中，我有一个Zynq处理系统，一个读取按钮数据的AXI GPIO以及一个用作LED驱动器，时钟分频器和变频器的自定义IP。 自定义IP 的时钟分频模块代码。 module
    verilog fpga xilinx vivado zynq 2016-05-10

    0热度

    1回答

    Petalinux 2014.4与board_f文件构建错误

    我正在尝试构建一个项目的petalinux内核。vivado中的比特流编译得很好，但有一些警告，但它们是有意的（隐含的锁存器，不在敏感列表中的东西等）。 当我得到HDF时，一切都很好，项目初始化就好了。当我配置项目时，一切都顺利进行。没有什么不寻常的，我正在实例化基本设置，没有改变。 现在，当我运行​​，一切都很好，直到我board_f文件。由于这个错误，这些失败。 [ALL ] /home//D
    ubuntu xilinx zynq petalinux 2016-03-25

    1热度

    2回答

    添加应用程序petalinux

    我有一个基于xilinx 7000系列的微型电路板，安装并配置了petalinux操作系统。有编译器和对C/C++应用程序的支持。但是，如何添加和获取在此操作系统上运行的应用程序（如PERL/python编译器和脚本）？
    linux fpga zynq 2015-09-21
最新问题