替换赛灵思中的Block ROM IP（语言：Verilog）

Question

我使用Block ROM IP（在Xilinx中）存储值，然后按照要求通过提取和处理来处理它们。现在我想通过测试平台使用相同的值，以便ROM中的这些存储值不会显示资源利用率。简而言之，我希望通过测试平台提供输入并逐一读取值，就像我通过更改地址和提取像素一样。

Answer 1

把BlockRom内翻译的pragma：关之间和意愿字面上从合成（和随后的）工具的眼中除去

//synthesis translate_off 
    // The comments in off and on are needed. 
    // Place our simulation block here (not in comments). 
//synthesis translate_on 

的代码。

UG901有更多的细节。