不适用Virtex-6电路的max_fanout属性

Question

我有一个8192行（13位地址）和12位宽度的块RAM。
在Virtex-6中，我们有36kb Block Ram。所以ISE设计套件实现了我的内存为三个36kb的BRAM，宽度为4位。

对于时序问题，我希望ISE为每个BRAM读/写地址使用单独的触发器。因此，对于读写地址寄存器，我设置了属性，但它们不适用。

Answer 1

的一般解决这类问题是摆在任何层次的独立层，你想合成器不改变。然后给它一个名称（它的实例名），然后你可以在你的合成器中引用它，以便告诉它不要改变该层次结构的那部分。

因此，就你而言，你可以把这些过程推断出这些触发器在一个单独的层次结构中。我不知道如何告诉ISE，然后单独留下这些层次的层次，但我很肯定会有一种方法来做到这一点。 （现在你知道一般原则，你可以尽我所能地搜索手册）。