1
我正在写一个带有（系统）Verilog的玩具CPU。还有一个注册模块，我正在使用特定于工具的IP。根据Synopsys设计编译器，DesignWare中的'DW_ram'。 Altera在FPGA方面的'Altera_sync_ram'。（系统）Verilog中工具特定的定义，特别是quartus和Synopsys DC中的工具定义
是否有Synopsys DC或Quartus Prime Pro自动传递给解析器的任何定义，以使两个工具的代码片段兼容？
因为如果至少有一个这样的定义（比如说用于DC的DESIGNCOMPILER），下面的代码将是可能的。
`ifdef DESIGNCOMPILER
DW_RAM my_register (.*);
`else
Altera_sync_ram my_register (.*);
`endif
在此先感谢。