我想构建一个基于专用硬件的synthesis工具，以加速RTL的开发。是否可以为RTL创建一个基于HW的合成器？
的想法是让那种VHDL/Verilog的/网表合成的引导，一个平台，使实施的大型国有机在硬件上，敏化所有的RTL（Writing a compiler in its own language显示SW世界的密切想法）。
与往常一样，当问题的先决条件“做到在硬件”，得到的回答总是为“显示哪些瓶颈硬件将修复以及如何”。直到你对问题的理解足够好，才能用手中的方式来回答这个问题，这一切都是猜测。另一个人已经注意到 - 如果它是合理的（经济上），那么等待合成完成的沮丧的工程师已经有足够大的市场，它已经在那里了。
如果它只是一个有趣的项目，然后确定，有它:)
+对。首先用软件做。然后[*调整其中的bewillikers *]（http://stackoverflow.com/a/927773/23771）。然后你需要花费最多时间的部分，看看是否可以用特殊的硬件完成。 – 2013-02-22 14:04:56
这是一个非常有趣的想法，并回答你的第一个问题，我相当肯定不存在现有的同类产品市售。
但是，您应该知道综合工具非常复杂。创造你想要的将会是很多工作，我会说即使是一个可行性研究（其中包括其他问题，应该回答你的第二个问题）对于硕士论文来说也足够了。
就像马丁说的那样，有很多沮丧的工程师需要几个小时来合成设计（我就是其中之一！）。尽管Altera和Xilinx的综合工具仍非常糟糕地在我的电脑中使用六核处理器，特别是如果我不做任何设计分区的话。这让我相信并行化综合过程并不容易，尽管我倾向于高估大公司的工程师。
我不确定你是否高估了所有大公司的工程师，只是大公司关心其他事情（更多）*（至今......） – 2013-02-23 15:13:03
好的问题......但是如果可行的话，您现在可以从FPGA公司那里购买它，FPGA上有吗？至少，市场需求在那里！ – vermaete 2013-02-22 10:48:37
一个非常好的主意。几乎所有的阶段都可以高效地并行 - 合成（至少是模块级），地图，地点和路线。虽然目前尚不清楚在一个简单的集群上这样做会不会更容易。 – 2013-02-22 13:24:37