multiple-makefiles

    1热度

    1回答

    我有在顶级目标需要多个vmlinux的二进制文件(Linux内核)作为先决条件的美容基础的项目,所以它看起来是这样的: all: bigfile bigfile: bigfile.cfg a/vmlinux b/vmlinux c/vmlinux foo bar baz sometool -obigfile -ibigfile.cfg # other inputs referenced

    0热度

    2回答

    我对makefile非常新颖。我之前完成的最复杂的任务是在已经设计的makefile中包含新的.h和和.cpp或.c文件。 我必须将项目的编译过程从Visual Studio移植到gcc,并且有一个已经为同事编写的解决方案,但他使用了4个bash脚本和一个makefile来编译解决方案。 而不是这样做,我正在寻找解决方案,以便于维护。我承认我的问题可能非常愚蠢,但我无法在任何地方找到它,也无法正确

    1热度

    1回答

    在我的Android NDK的项目,我以前只有一个库模块: jni/ Android.mk ... (more source files) 然后,我需要添加另一个新库模块,它与现有的库模块没有连接。我的意思是他们是独立的。我直接在jni/文件夹下添加了新库。 jni/ Android.mk ... (more source files)

    0热度

    1回答

    我有这个Makefile framework: @$(MAKE) -C $(HIGGSBASESELECTOR) @$(MAKE) -C $(MATRIX4) @$(MAKE) -C $(SUBSELECTOR) @$(MAKE) -C $(MCSUBSELECTOR) @$(MAKE) -C $(MATRIXSUBSELECTOR) @

    3热度

    1回答

    我的目标是我的c/C++代码与NDK编译的超过1个体系结构,问题是我需要有一个关于我的make文件的清晰组织,我也必须根据NDK在编译时的目标体系设置不同的环境变量。 我怎样才能为每个架构有不同的makefile?

    5热度

    2回答

    我有一个Makefile其完美的作品,从一个新的外壳调用,即让: make -C /dir/ 但是,如果我把这个Makefile从另一个 Makefile文件,它由于某种复杂依赖性问题。明确了解嵌套调用的知识,通过make[1]:等打印可以看出,我怀疑make是以某种方式与其子进程共享变量的。 是否有反正打电话干净从一个Makefile?如果我的构建是从一个干净的shell运行的,应该可以从另

    4热度

    2回答

    我需要添加一些功能到非常复杂,多层的makefile(大量的包含文件,大量的目标,大量的变量),这是由别人写的,当然不再是与公司合作。这里有些人了解一些,但不是全部。 是否有一个调试器,我可以单步执行它,或者通过编译流经的许多文件和目标执行一些等效的方法来执行执行?或者还有其他方法来处理这件事情的工作方式吗?

    1热度

    1回答

    的问题已经回答了文件级。但我有其中有相当多的跨项目的依赖性(由的DBus头,这是动态生成的)更大的项目。 我创建了以下内容示例(example files as ZIP - 真正的项目要复杂得多)。 顶级Makefile如下: sub-%: $(MAKE) -C $(patsubst sub-%,%,[email protected]) default: $(MAKE) -

    0热度

    1回答

    我一直在Makefiles遇到严重的麻烦,我试图在其中运行这些命令,并且迄今为止,我所做的大部分更改都导致“无法为所有'执行任何操作”“,无论如何我改变了线条,它不起作用。例如,PROG4应该在下面工作,但它说什么都没有做。 BIN_DIR = bin LEX_DIR = lexyacc-code LIB_DIR = lib SRC_DIR = src OBJ_DIR = obj CC

    1热度

    1回答

    覆盖makefile文件中的一个变量我创建了一个简单的makefile即 COMMON=hello all: gcc $(COMMON).c -o $(COMMON).o 在我运行了生成文件包含三个文件的目录:hello.c的add.c multiply.c阶乘。 c和subtraction.c。 当我在终端中使用make命令编译它时,hello被打印出来。现在,我想对程序进行更改