深度RISC管道中的高速缓存未命中惩罚

Question

为什么深度流水线处理器中的高速缓存未命中惩罚更大？

难道是因为如果在管道的后期阶段发生遗漏，停滞期会更多？或者是因为管道中有太多指令？

Answer 1

通常情况下，您会实施更深的管道以减少每个管道阶段的周期时间。

考虑两个有序的单一问题流水线处理器微体系结构。

uA1具有5级流水线和2 ns周期时间。 uA2具有10级流水线和1 ns周期时间。

全高速缓存未命中必须（至少）从DRAM加载整个高速缓存行。 假设需要100 ns，包括行激活，行字的突发读取和行预充电。

当uA1发生高速缓存未命中时，它将停止100 ns，例如， 50个时钟周期，例如50个发行槽。 当uA2发生高速缓存未命中时，它会停止100 ns，例如， 100个时钟周期，例如100个发行槽。

这里的缓存缺失惩罚（以指令发布时隙表示错过）在更深入的流水线处理器中是两倍大。