我得到我的代码以下错误:** Failure: (vsim-3808) Incompatible modes for port "d_out".
不兼容模式
我指定一个新的组件,定义了它的实体,连接它的端口,一切seemd OK,甚至编译,但是当我跑了结核病它写道,出现在标题
这部分代码的错误:
signal jal_nor_out: std_logic;
jal_unit: jal_nor
port map(
data_in(5 downto 0) => instruction(31 downto 26),
d_out => jal_nor_out
);
jal_writedata_mux : Mux_2to1_xN
port map(
sel => jal_nor_out,
d_in1 => WriteData,
d_in2 => pc_inc,
d_out => data_mux_out
);
,并在另一个文件中,我有:
entity jal_nor is
port(
data_in : in std_logic_vector(5 downto 0);
d_out : out std_logic
);
end jal_nor;
architecture bhv of jal_nor is
begin
process (data_in)
begin
if data_in="000011" then
d_out <= '1';
else
d_out <= '0';
end if;
end process;
end bhv;
这是复用代码
entity Mux_2to1_xN is
generic(
WIDTH : integer := 32);
port(
sel : in std_logic;
d_in1 : in std_logic_vector((WIDTH - 1) downto 0);
d_in2 : in std_logic_vector((WIDTH - 1) downto 0);
d_out : out std_logic_vector((WIDTH - 1) downto 0));
end Mux_2to1_xN;
任何帮助吗?
你得到什么样的错误? – simon
**失败:(vsim-3808)端口“d_out”的模式不兼容。 – boaz
我想这个错误是因为你使用输入/输出端口作为输出/输入。你确定这个错误发生在你的'jal_nor'实体吗?你的'Mux_2to1_xN'实体中有一个同名的端口。你能显示那个代码吗? – simon