的Cortex A53 L1 L2高速缓存信息

Question

展望Cortex A53，我想弄清楚究竟是什么：

1. 8-64k I-缓存W /校验

   • 是什么意思8-64k？它是8路组合关联缓存，大小为64kByte？或者只是说大小在8〜64kByte范围内
   • 什么是“w/parity”？

2. 8-64k d-缓存W/ECC

   • 什么是 “W/ECC”？

3. 的关联的L1和L2高速缓存的（直接映射，2路，4路...等）和尺寸是固定的或Cortex A53是真的取决于显影剂调整在设计单片机？

Answer 1

根据this规范，这是特定于实现的，可以支持8和64k之间的大小。这不是集合关联性，因为I缓存只有2个。

奇偶校验意味着您添加了用于错误检测的奇偶校验位。 ECC代表更高级的纠错码（覆盖线的不同子集的更多位），并可用于纠错和检测。