2017-08-05 246 views

回答

0

我认为异步FIFO实际上在内部使用格雷码计数器在两个时钟域之间传递写/读地址指针。

如果多个位在一个时钟域中切换,但是没有其他时钟域捕获到所有位,则会出现亚稳定性问题。一个1位可以在灰色代码计数器中切换,并且值保持不变。第二个时钟从第一个时钟采样触发位时无关紧要,它可能会延迟一个周期,但这并不重要。

+0

因此,如果rd指针延迟1个时钟周期,它不会产生任何伪满状态? – Rottenengg