Spartan-3E上的随机数生成

Question

我需要在Spartan-3E FPGA上为我的遗传算法生成伪随机数，并且我想在verilog中实现它：您能否给我任何指示？

Answer 1

通常你会使用IEEE.math_real统一的功能

use IEEE.math_real.all; 
procedure UNIFORM (variable Seed1,Seed2:inout integer; variable X:out real); 

但做一点点的伪随机数生成器（PRNG）的一个研究，你会发现许多变种是简单LFSR的 - 这看起来非常类似于CRC发生器。

这里有很多资源，如果你想从现有的，工作的PRNG推出自己首发：

http://www.opencores.org/?do=project&who=systemc_rng

http://verificationguild.com/modules.php?name=Downloads&d_op=viewdownload&cid=3

这里有一个CRC VHDL代码生成器：

http://www.easics.be/webtools/crctool

Answer 2

当然Adam的随机生成器是不可综合的！您必须明确创建LFSR。

以下示例可能有所帮助。这是一个8位的最大LFSR

module lfsr(input clk, reset, en, output reg [7:0] q); 
    always @(posedge clk or posedge reset) begin 
    if (reset) 
     q <= 8'd1; // can be anything except zero 
    else if (en) 
     q <= {q[6:0], q[7]^q[5]^q[4]^q[3]}; // polynomial for maximal LFSR 
    end 
endmodule; 

Answer 3

指针上面OpenCores的有Verilog的文件夹，文件名为：rng.v

我已经在的Spartan-3AN用它和它的伟大工程。我的代码使用随机数发生器在编程器件后选择一个随机PWM，它覆盖了所有可选择的PWM。

Answer 4

有一个在线工具可以为伪随机数生成器生成Verilog或VHDL代码。它在OutputLogic.com

Answer 5

我同意LFSR。我之前做过一个，它用于加密。

Answer 6

你已经有了一些很好的答案，但我只想指出的规范指导在FPGA中的LFSR是在这里：

http://www.xilinx.com/support/documentation/application_notes/xapp052.pdf

这是在地方有点赛灵思特定的（这是确定为您的FPGA :)但原则可转让给其他人。