2016-09-29 102 views

回答

1
+0

你知道它在编译之前可能不可用,可以从vcd/fsdb中提取这样的东西吗? – justrajdeep

+0

Mentor有一个名为HDL Designer的产品,可以从源代码中提取这些信息。它必须由_some_工具编译才能获得该信息。 VCD是用于后仿真数据,而不是分析源代码。 –

1

我不知道是否有可能将其转储到波形动态(这可能需要模拟器支持)。但是,如果您只想打印您创建的整个UVM验证环境,请致电uvm_top.print_topology(),地址为end_of_elaboration_phase

class your_test extends uvm_test; 
    //... 
    virtual function void end_of_elaboration_phase(uvm_phase phase); 
    uvm_top.print_topology(); 
    endfunction 
endclass 
+0

我正在寻找类似[this](http://www.studio-muzzi.com/project/docs/UVMdocs_smu/uvm-1.1d/classuvm__object__coll__graph。 png) – justrajdeep

1

如果您正在寻找打印整个拓扑结构,建立在你的基地测试uvm_table_printer,然后在你的end_of_elaboration_phase用它来打印你的类层次结构以表格的形式

class my_test extends uvm_test 

uvm_table_printer m_printer; 
// .... All other class variables 

virtual function void build_phase(uvm_phase phase); 
    super.build_phase(phase); 
    m_printer = new(); 
    // Rest of your build phase 
endfunction 

virtual function void end_of_elaboration_phase(uvm_phase phase); 
    `uvm_info(get_full_name(), "Printing test topology", UVM_NONE) 
    uvm_top.print_topology(m_printer); 
endfunction 

endclass; 

这将打印整个以可读的表格格式提供课堂教学。请注意,它不打印出端口之间的连接,虽然