有谁知道如何使用多接口的端口声明？

Question

现在，我正试图从这里学习有关systemverilog的知识。 以下网站我学到了什么。

http://www.testbench.in/SL_04_PHASE_1_TOP.html

从这里，我很困惑output_intf的使用在

testcase TC (mem_intf,input_intf,output_intf);

我的意思是，我认为它应该是

testcase TC (mem_intf,input_intf,output_intf[4]);

为什么不output_intf [4]？

我该如何理解？

Answer 1

因为output_intf [4]意味着将接口实例编号4（不存在）连接到测试用例端口。您想要将整个实例数组传递给端口。