引导内核测试

Question

有没有人编写过引导ROM的测试计划？

此引导ROM将刚刚启动的闪存设备，或通过SPI

这将与皮质M3和传感器

数据采集的嵌入式系统中使用的主机你修改Boot ROM代码用于单元/集成测试？

非常感谢

Answer 1

是的，很多次，但如果你从头开始设计系统，测试效果最好。这意味着在预算和设计标准允许的情况下，在开发或测试箱中建立一个连接数字和模拟I/O卡的模拟板。我已经看到一些模型是由FPGA和其他逻辑阵列组成的，这些模型包含一个8英寸×4英尺的总线面板，安装在实验室的墙上，并带有机架式HPC（ASIC设计测试）机架。当然，你有时必须将所有东西放慢几个数量级，以保持在你的硬件硬件的限制之内。

在您的情况下，只需测量从系统开机/复位到引导代码向测试引脚或通信数据包提供某些信号的实际引导时间就足够了，以验证芯片的某些POST代码和外围配置。对于单元/集成测试，该POST通常比您可能随产品提供的更广泛。后者意味着您可以在具有所需编程接口的PC/Server类计算机上运行自动化，以对设备进行编程并监控任何单元/集成测试或POST信号。如果您有单独的开发和运输POST代码，则应该在实验室环境中为每个构建运行这两个代码。

在系统的早期设计阶段以及所有硬件和软件开发周期中，请留意无法在模拟中测试的功能，并将这些功能与可完全模拟的产品隔离。在允许任何提交之前，您的DevOp的测试周期应运行代码库的这些部分的所有测试。这包括在开发过程中维护所需的模拟。在PC/Server测试类机器上运行单元测试几乎总是比单单测试更便宜，而不是修改硬件并将其与DevOps集成，在大多数情况下它也更快。编辑：您也可以在FPGA中嵌入一个或多个Cortex M3，并在其周围实现您的整个模拟硬件，作为FPGA logic。